Aufgabe

Beim Empfang von True am Eingang soll am Ausgang “False” gesendet werden. Beim Empfang von 0 soll nichts passieren.

Lösung

Diese Aufgabe kann mit einem einfachen AND Baustein in Kombination mit einem Sperreingang (“inhibit”) gelöst werden. Die Sendeoption muss auf “a” stehen, die Triggeroption am Eingang kann je nach Bedarf auf “a” oder “c” gesetzt werden.

Open

Beschreibung

Der Input False bewirkt, dass der Output niemals True werden kann. Der Inhibit-Eingang ist invertiert und triggert die abarbeitung der Logikzelle.

Beim Empfang eines Wertes am Inhibit-Eingang:

• Wenn also ein True kommt, wird die Logik ausgeführt. Die UND-Bedingung ist nicht erfüllt, daher wird ein False gesendet.

• Wenn also ein False kommt, wird die Logik gesperrt und nichts gesendet.

Damit wird die Logik wie gewünscht nur beim Empfang von 1 durchlaufen und am Ausgang der Wert 0 gesendet. Durch das fixe false am Eingang gibt keinen Wechsel des Logikergebnisses, das dann am Ausgang auch zu einem Sendeereignis führen würde.